2019-07-01から1ヶ月間の記事一覧
Cyclone 10 LPの共用ピンの設定でつまったのでメモをFPGAのピンの中にはコンフィグ用のピンが多く存在しこれがたまにRegular I/Oと共用になっており、PinPlannerから設定したときにMulti Assignmentでエラーになることがあります。そのときは Assigment>Devi…
ccwo-embed.hatenablog.com ccwo-embed.hatenablog.com ccwo-embed.hatenablog.com ccwo-embed.hatenablog.com ccwo-embed.hatenablog.com ccwo-embed.hatenablog.com ccwo-embed.hatenablog.comFPGA MAX10の使い方を見てきました。 なかなか、多岐に渡って…
次にFPGA MAX10 Timing Analyzerについて見ていきます。 開発環境 Board MAX10 FB IDE Quartus Prime Lite Edition OS Windows 10 pro 64bit Debbuger USB Blaster Rev C Timing Analyzer Tools→TimeQueset Timing Analyzerを選択します。 Netlist→Create Ti…
Signal Tap ⅡはQuartusのロジアナ機能みたいなものです。 今回はそちらを使っていきたいと思います。 開発環境 Board MAX10 FB IDE Quartus Prime Lite Edition OS Windows 10 pro 64bit Debbuger USB Blaster Rev C Signal Tap Ⅱ CQの本では、Tools→Options…
ccwo-embed.hatenablog.comここまででコンパイルは完了し、書き込みファイルが生成されたので、実際に書き込みます。 開発環境 Board MAX10 FB IDE Quartus Prime Lite Edition OS Windows 10 pro 64bit Debbuger USB Blaster Rev C Programmer Tool→Program…
開発環境 Board MAX10 FB IDE Quartus Prime Lite Edition OS Windows 10 pro 64bit Debbuger USB Blaster Rev C Pin Planner ccwo-embed.hatenablog.com 前回の記事まででプロジェクトの作成を行い、トップレベルモジュールを記述しました。次にピンのフィ…
開発環境 Board MAX10 FB IDE Quartus Prime Lite Edition OS Windows 10 pro 64bit Debbuger USB Blaster Rev C こちらの記事で作成したプロジェクトから ccwo-embed.hatenablog.com このような画面が生成されたはずです。 Topモジュールを作成するために、…
開発環境 Board MAX10 FB IDE Quartus Prime Lite Edition OS Windows 10 pro 64bit Debbuger USB Blaster Rev C プロジェクトの作成 Quartus Primeを開いて、New Project Wizardを選択します。(左上Newか真ん中のアイコンから) Introduction そのままNext…
FPGAのMAX10を1年ほど前からちょこちょこ触っているのですが、FPGAの開発環境は複雑なので毎回いろいろ復習し直してで大変なのでブログにまとめていきたいと思います。 まずはLチカを題材に プロジェクトの作成 Topモジュールの作成 Pin Planner 書き込み(.s…
Cyclone 10を使ってFPGAの周辺機能を一つずつ開発していきたいと思います。 GitHubのリポジトリを用意しました。ここで開発を行っていく予定です。github.com最終的に UART SPI I2C SDRAM Camera TFT Ethernet HDMI の開発ができればよいと思っています。FPG…
テストベンチのVHDLのテンプレートです。 私が使っているのはこんな感じです。 ----------- -- library ----------- library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_unsigned.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_misc.…
VHDLのテストベンチのテンプレートです。 テストベンチを毎回Transcriptから対話型でやっていたら時間がかかってしまうので、doファイルのテンプレートを作って実行するのが効率的です。このやり方の場合は毎度すべて再コンパイルするのでファイルが大きくな…
FPGAをVHDLで開発しているときに何個もVHDLを書いているとどうしてもテンプレートが欲しくなりますよね・・・(笑) 自分が使っているVHDLのテンプレートを張っておきます。特にどうってこともない普通のものです。 library ieee; use ieee.std_logic_1164.a…
Quartus PrimeとModelSim(Intel Starter Edition)はNativeLinkという方式でQuartus Primeから直接ModelSimを起動することができます。 しかし、デフォルトではModelSimを起動することができないため起動方法を示します。まず、ModelSimは Tools>Run Simulati…
Quartusのプロジェクトをバージョン管理しようと思っています。 そこでネックになるのが.gitignoreファイルの運用です。 暫定で自分が使っているものをあげておきます。 この.gitignoreファイルをQuartusのQPFファイルと同じディレクトリに保存してください…
FPGAは多くの場合、評価ボードを購入して開発を行うかと思います。FPGA評価ボードに電源を入れてまずやることはFPGAの認識です。開発環境 Windows 10 pro 64bit Quartus Prime 18.1 Lite Edition 1. Quartus Prime Programmerを開く2. Hardware Setup...を開…
近ごろシリアル変換ICとしてCP2130をよくみかけるのでドライバーのインストール方法をメモしておく。開発環境:Windows 10 pro 64bit 記事投稿日:2019/7/17CP2130のURLjp.silabs.comCP2130のドライバーのURLjp.silabs.comVCPをダウンロードからドライバーを…
このブログでは主に組み込み系にまつわる記事を書いていこうとおもっています。よろしくお願いします。